# This Page Is Inserted by IFW Operations and is not a part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001184300 A

(43) Date of publication of application: 06.07.01

(51) Int. CI

G06F 13/362 G06F 12/00 G06F 13/18

(21) Application number: 11368800

(22) Date of filing: 27.12.99

(71) Applicant:

HITACHI LTD

(72) Inventor:

YAMADA HIROSHI HORI JINICHI HASE AKIRA YAMATO TETSUYA

SUGITA NORIHIKO

#### (54) DATA PROCESSING PROCESSOR


(57) Abstract:

PROBLEM TO BE SOLVED: To provide a data processing processor having a bus arbitrating device for prohibiting any channel in which the necessity of real time processing is low from using a bus regardless of that a channel in which the necessity of real time processing is high is issuing a request for the use of a bus.

SOLUTION: In a bus arbitrating device 8 of a processor 1, channels in which the necessity of real time processing is high are provided with timers 16-18 for counting-down a use permission time, and channels in which the necessity of real time processing is low are provided with registers 14 and 15. A value larger than the maximum value of the timer is set in the register value. At the time of bus arbitration, each timer value is compared with the register value, and the permission of the use of a bus is applied to the channel whose value is smaller. Therefore, it is possible to prohibit any channel in which the necessary of real time processing is low from using a bus driving the use of a bus is being requested by the channel in which the

necessity of real time processing is high.

COPYRIGHT: (C)2001,JPO



			.1	. 4
			1	,
	7			
.*\				
				•
		383		
			<u> </u>	

### (19)日本國特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-184300 (P2001 - 184300A)

(43)公開日 平成13年7月6日(2001.7.6)

(51) Int.Cl.7		識別記号	FΙ		Ť	-73-ド(参考)
G06F	13/362	5 1 0	G06F	13/362	510H	5B060
	12/00	5 5 0	•	12/00	550B	5B061
	13/18	5 1 0		13/18	510A	

#### 審査請求 未請求 請求項の数7 OL (全 8 頁)

			MARKET MINISTERS OF THE OWNER OWN
(21)出願番号	特願平11-368800	(71) 出願人	000005108
			株式会社日立製作所
(22) 出顧日	平成11年12月27日(1999.12.27)		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	山田 博
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所システムLSI開発セン
			夕内
		(72)発明者	堀仁一
		(12)71914	東京都小平市上水本町五丁目20番1号 株
	•		式会社日立製作所システムLSI開発セン
		/m 4) /h-mm /	夕内
		(74)代理人	100068504
			弁理士 小川 勝男 (外1名)
			最終頁に続く


#### (54)【発明の名称】 データ処理プロセッサ

#### (57) 【要約】

【課題】リアルタイム処理の必要性が高いチャネルがバ ス使用要求を出しているにもかかわらず、リアルタイム 処理の必要性が低いチャネルにバスの使用を許可するこ とのないバス調停装置を有するデータ処理プロセッサを 提供する。

【解決手段】プロセッサ1のバス調停装置8内に、リア ルタイム処理の必要性が高いチャネルに使用許可時間を カウントダウンするタイマ16~18を設け、リアルタ イム処理の必要性が低いチャネルにレジスタ14,15 を設ける。レジスタ値にタイマの最大値より大きな値を 設定する。バス調停時にそれぞれのタイマ値とレジスタ 値を比較し、値の小さい方のチャネルにバス使用許可を 与える。

【効果】リアルタイム処理の必要性が高いチャネルの使 用要求中には、リアルタイム処理の必要性が低いチャネ ルにバスの使用を許可しないように動作できる。



【特許請求の範囲】

【請求項1】複数のチャネルからのバス使用要求に対し、一つのチャネルを選択してバスの使用を許可するバス調停装置を有するデータ処理プロセッサにおいて、前記バス調停装置は、

7

リアルタイム処理の必要性が高いチャネルに対してバス 使用要求が通知されるとカウント時間をカウント変更す るタイマと、

リアルタイム処理の必要性が低いチャネルに対して、前 記タイマのカウント時間の最大値よりも大きな値もしく は最小値よりも小さな値を設定するレジスタとを具備 し、

バス調停時にそれぞれのタイマの値とレジスタの値とを 比較して小さい値もしくは大きい値のチャネルにバスの 使用を許可する制御を行うことを特徴とするデータ処理 プロセッサ。

【請求項2】前記バス調停装置のレジスタに代えて、前記リアルタイム処理の必要性が高いチャネルに対するタイマのカウント時間の初期値よりも大きな値もしくは小さな値でカウント変更をストップするタイマを、前記リアルタイム処理の必要性が低いチャネルに対して設けてなる請求項1記載のデータ処理プロセッサ。

【請求項3】請求項1または請求項2に記載のデータ処理プロセッサは、ホストCPUとの間の信号をやりとりするためのCPUインターフェース部と、オンスクリーンディスプレイ表示及び2次元グラフィック演算処理をするイメージプロセッシング部と、外部入力画像のキャプチャを行うためのビデオ入力部と、画像を合成して外部へ出力する表示部と、外部記憶装置との間の信号のやりとりをするためのメモリインターフェース部とからな30り、

該メモリインターフェース部に前記バス調停装置を具備 し、

前記リアルタイム処理の必要性が高いチャネルは前記C PUインターフェース部と、イメージプロセッシング部 と、表示部の各チャネルであり、

前記リアルタイム処理の必要性が低いチャネルはビデオ 入力部およびメモリインターフェース部の各チャネルで あることを特徴とするデータ処理プロセッサ。

【請求項4】前記外部記憶装置はDRAMまたはSDRAMであり、

前記表示部がバスの使用要求をしない期間中に、前記DRAMまたはSDRAMのリフレッシュ動作を行うための要求信号を発生するリフレッシュ動作要求回路を、前記メモリインターフェース部に更に設けてなる請求項3に記載のデータ処理プロセッサ。

【請求項5】前記バスは前記外部記憶装置と前記メモリインターフェース部との間に接続されるデータバスであり、該データバスと前記各チャネルとは前記バス調停装置を有するメモリインターフェース部を介して接続され

る請求項3または請求項4に記載のデータ処理プロセッサ。

【請求項6】複数のチャネルからのバス使用要求に対し、一つのチャネルを選択してバスの使用を許可するバス調停装置を有するデータ処理プロセッサにおいて、前記バス調停装置は、優先度の高いチャネルに対してバス使用要求が通知されるとカウント時間をカウント変更するタイマと、

優先度の低いチャネルに対して、前記タイマのカウント 10 時間の最大値よりも大きな値もしくは最小値よりも小さ な値を設定するレジスタとを具備し、

バス調停時にそれぞれのタイマの値とレジスタの値とを 比較して小さい値もしくは大きい値のチャネルにバスの 使用を許可する制御を行うことを特徴とするデータ処理 プロセッサ。

【請求項7】前記バス調停装置のレジスタに代えて、前 記優先度の高いチャネルに設けたタイマのカウント時間 の初期値よりも大きな値もしくは小さな値でカウント変 更をストップするタイマを、前記優先度の低いチャネル に対して設けてなる請求項6記載のデータ処理プロセッ サ。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はデータ処理プロセッサに関し、特に、複数のチャネルからのアクセス要求に対し、一つのチャネルを選択するバス調停装置を有するデータ処理プロセッサに関する。

[0002]

【従来の技術】従来、複数の装置からのバス使用要求に 対し、一つの装置を選択してバスの使用を許可するバス 調停制御方式としては、特開平3-26315号公報に 開示される方式が知られている。この従来例の主要構成 を図3に示す。図3では、情報を転送する共通のバス5 1と、少なくとも2個以上のバス制御機能を有する装 置、例えば、中央処理装置52、入出力制御装置53, 54の如きバスマスタと、バス調停装置55とで構成さ れる情報処理装置において、バス調停処理装置55にバ スマスタ毎に少なくとも1個以上のタイマ56,57, 58と、該タイマの初期値を記憶する記憶部を設け、各 該記憶部に各バスマスタごとのバス獲得待ち許容時間を 記憶させ、バス調停制御装置55にバスマスタからのバ ス使用要求が通知されると、当該バスマスタ用のタイマ 56, 57, 58のカウントダウンが開始され、バスが 使用可能状態となった時、少なくとも2個以上の前記バ スマスタからのバス使用要求がある場合、バスマスタ用 の各タイマ値を比較して値が最小のバスマスタに対して バス使用を許可し、バスの使用を許可されたバスマスタ 用のタイマのカウントダウンを中止し、カウント値を初 期値に戻す制御機能をバス調停制御装置55に持たせる ことによって、各バスマスタのバス使用優先度合いが各 50

3

バスマスタのバス獲得待ち時間が長くなるにつれて自動 的に大きくなり、各バスマスタに適したバス調停制御を 行えるようにしている。

#### [0003]

【発明が解決しようとする課題】上記の従来バス調停方式では、要求を出したバスマスタに使用許可がおりるまでタイマの値がカウントダウンするため、一度バスに接続されたバスマスタが再度バスアクセス要求をした時、最下位又は最下位に近い優先順位に位置づけされることがある。この点について、二つのバスマスタから使用要 10 求がある場合を例に、図4を用いて簡単に説明する。

【0004】図4において、TAは優先度の高いバスマスタAのタイマ、TBは優先度の低いバスマスタBのタイマで、それぞれの初期設定値をTa0, Tb0とする。時刻t0において、バスマスタA, Bからのバス使用要求によりタイマTA, TBのカウントダウンが開始し、時刻t1においてバスが使用可能状態となったとする。このとき、各タイマTA, TBの値Ta1, Tb1は、Ta1<Tb1の関係となるので、バス調停装置は優先度の高いバスマスタAに対してバスの使用許可を発20行し、タイマTAを初期値Ta0にリセットする。一方、優先度の低いバスマスタBのタイマTBはカウントダウンを続行する。

【0005】更に、バスマスタBにバスの使用許可が出ないうちに、時刻 t 2においてバスマスタAが再度バス使用要求を出してタイマTAがカウントダウンを開始し、時刻 t 3においてバスが使用可能状態となったとする。この場合、時刻 t 3における各タイマTA, TBの値Ta3, Tb3は、Ta3>Tb3となり大小関係が逆転しているので、優先度の高いバスマスタAがバス使30用要求を出しているにもかかわらず、バス調停装置は優先度の低いバスマスタBに対してバスの使用許可を発行してしまうことになる。

【0006】従って、上記従来のバス調停方式を、複数のチャネルを有し画像データを処理するデータ処理プロセッサに適用すると、リアルタイム処理の必要性が高いチャネルがバスの使用要求を出しているにもかかわらず、リアルタイム処理の必要性が低いチャネルにバスの使用を許可してしまい、画像処理に破綻をきたすという問題が生じる。

【0007】そこで、本発明の目的はリアルタイム処理 の必要性(あるいは優先度)が高いチャネルのバス使用 要求中には、リアルタイム処理の必要性(あるいは優先 度)が低いチャネルにバスの使用を許可しないように動 作するバス調停装置を備えたデータ処理プロセッサを提 供することにある。

【0008】なお、ここではデータ処理プロセッサの内部にあり、処理データが格納されるDRAMやSDRAM(シンクロナスDRAM)などの外部記憶装置とデータ処理プロセッサ間のバスを介してデータの授受を行う

周辺装置とのインタフェース部分をチャネルと呼んでいる。例えば、画像データを処理するデータ処理プロセッサの場合、データ処理プロセッサ内に設けられた、ホストCPUとのインタフェース部、MPEG (Moving Picture Coding Experts Group) 画像と外部入力画像のキャプチャを行うビデオ入力部、画像を合成して外部へ出力する表示部などをチャネルと呼ぶ。

#### [0009]

【課題を解決するための手段】上記課題を解決するた め、本発明に係るデータ処理装置は、複数のチャネルか らのバス使用要求に対し、一つのチャネルを選択してバ スの使用を許可するバス調停装置を有するデータ処理プ ロセッサにおいて、前記バス調停装置は、リアルタイム 処理の必要性が高いチャネルに対してバス使用要求が通 知されるとカウント時間をカウント変更するタイマ、す なわちカウントダウンもしくはカウントアップするタイ マと、リアルタイム処理の必要性が低いチャネルに対し て、前記タイマのカウント時間を次のように設定するレ ジスタ、すなわちカウントダウンするタイマの場合はカ ウント時間の最大値よりも大きな値もしくはカウントア ップするタイマの場合はカウント時間の最小値よりも小 さな値を設定するレジスタとを具備し、バス調停時にそ れぞれのタイマの値とレジスタの値とを比較して、タイ マがカウントダウンする場合は小さい値、タイマがカウ ントアップする場合は大きい値のチャネルにバスの使用 を許可する制御を前記バス調停装置が行うように構成す ることを特徴とするものである。

【0010】また、前記データ処理プロセッサにおい て、前記バス調停装置のレジスタに代えて、前記リアル タイム処理の必要性が高いチャネルに対するタイマのカ ウント時間の初期値よりも大きな値もしくは小さな値で カウント変更をストップするタイマを、前記リアルタイ ム処理の必要性が低いチャネルに対して設けてもよい。 【0011】また、前記データ処理プロセッサを、ホス トCPUとの間の信号をやりとりするためのCPUイン ターフェース部と、オンスクリーンディスプレイ表示及 び2次元グラフィック演算処理をするイメージプロセッ シング部と、外部入力画像のキャプチャを行うためのビ デオ入力部と、画像を合成して外部へ出力する表示部 と、外部記憶装置との間の信号のやりとりをするための メモリインターフェース部とから構成し、該メモリイン ターフェース部に前記バス調停装置を設けた場合、前記 リアルタイム処理の必要性が高いチャネルは前記CPU インターフェース部と、イメージプロセッシング部と、 表示部の各チャネルであり、前記リアルタイム処理の必 要性が低いチャネルはビデオ入力部およびメモリインタ ーフェース部の各チャネルである。

【0012】また、前記外部記憶装置はDRAMまたは SDRAMであり、前記表示部がバスの使用要求をしな 50 い期間中に、前記DRAMまたはSDRAMのリフレッ

(4)

シュ動作を行うための要求信号を発生するリフレッシュ 動作要求回路を、前記メモリインターフェース部に更に 設ければ好適である。

【0013】また、前記バスは前記外部記憶装置とメモリインターフェース部との間に接続されるデータバスであり、該データバスと各チャネルとは前記バス調停装置を有するメモリインターフェース部を介して接続するように構成しても良い。

【0014】本発明に係るデータ処理プロセッサは、複数のチャネルからのバス使用要求に対し、一つのチャネ 10ルを選択してバスの使用を許可するバス調停装置を有するデータ処理プロセッサにおいて、前記バス調停装置が、優先度の高いチャネルに対してバス使用要求が通知されるとカウント時間をカウント変更するタイマ、すなわちカウントダウンするタイマ(もしくはカウントアップするタイマ)と、優先度の低いチャネルに対して、前記タイマのカウント時間の最大値よりも大きな値(もしくは最小値よりも小さな値)を設定するレジスタとを具備して、バス調停時にそれぞれのタイマの値とレジスタの値とを比較して小さい値(もしくは大きい値)のチャ 20ネルにバスの使用を許可する制御を行うように構成するものであってもよい。

【0015】この場合、前記バス調停装置のレジスタに 代えて、前記優先度の高いチャネルに設けたタイマのカ ウント時間の初期値よりも大きな値(もしくは小さな 値)でカウント変更をストップするタイマを、前記優先 度の低いチャネルに対して設けることもできる。

#### [0016]

【発明の実施の形態】本発明に係るデータ処理プロセッサの好適な実施の形態は、データ処理プロセッサ内のバ 30 ス調停装置に、リアルタイム処理の必要性が高いチャネルには使用許可時間をカウントダウンするタイマを設け、リアルタイム処理の必要性が低いチャネルにはレジスタを設け、このレジスタの値に前記タイマの最大値より大きな値を設定する構成、もしくはリアルタイム処理の必要性が低いチャネルに前記タイマの最大値よりも大きな値に初期値を設定し、かつ、前記タイマの最大値の手前でカウントダウンがストップするタイマを設ける構成である。

【0017】このように構成し、バス調停時にそれぞれ 40のリアルタイム性の必要性が高いチャネルのタイマ値とリアルタイム性の必要性が低いチャネルのレジスタ値もしくはタイマ値とを比較し、最も小さい値のチャネルにバスの使用を許可することにより、リアルタイム処理の必要性が高いチャネルの使用要求中には、リアルタイム処理の必要性が低いチャネルにバスの使用を許可しないように動作させることができる。

【0018】これに関して、図5を用いて簡単に説明する。図5において、TAはリアルタイム性の必要性が高いチャネルAに設けたカウントダウン動作をするタイ

マ、RBはリアルタイム性の必要性が低いチャネルBに設けたレジスタである。ここでレジスタRBの設定値TbRは、タイマAの最大値Tamax(これはタイマAの初期値でもある)より大きな値に設定されている。時刻t0において、チャネルA,Bからバス使用要求が出ると、タイマAはカウントダウンを開始する。時刻t1においてバスが使用可能状態になったとする。このときタイマTAの値Ta1とレジスタRBの値TbRの大小関係は、Ta1<TbRであるので、バス調停装置はリアルタイム性の高いチャネルAに対してバスの使用許可を発行し、タイマTaを初期値Tamaxにリセットする。一方、リアルタイム性の必要性が低いチャネルBのレジスタRBは設定値TbRのままである。

【0019】更に、チャネルBにバスの使用許可が出ないうちに、時刻t2においてチャネルAから再度バスの使用要求があり、タイマTAがカウントダウンを開始し、時刻t3においてバスが使用可能状態になったとする。時刻t3におけるタイマTAの値Ta3とレジスタRBの値TbRの大小関係は、Ta3<TbRであり、従来方式を用いた図4に示した場合と異なり、大小関係が逆転することがない。従って、リアルタイム性の必要性が高いチャネルAにバスの使用許可が発行される。

【0020】また、レジスタRBの代わりに、リアルタイム性の必要性が高いチャネルAのタイマTAの初期値Tamax よりも大きな値TbRでカウントダウンがストップする図5に示した動作のタイマTBを用いても同じ結果を得ることができる。

【0021】従って、前述したような一度バスに接続されたチャネルが再度アクセスを要求した場合に、画像処理に破錠をきたすという問題が発生しない。

【0022】なお、カウントアップするタイマを用いる 場合にも同様に適用できる。但し、その場合タイマ値の 大きい方にバスの使用許可を与えるものとする。

【0023】図6を用いて、カウントアップする場合の 一例を簡単に説明する。図6において、TAはリアルタ イム性の必要性が高いチャネルAのカウントアップ動作 をするタイマ、RBはリアルタイム性の必要性が低いチ ャネルBのレジスタである。ここで、レジスタRBの設 定値TbRは、タイマAの最小値Tamin (これはタイ マAの初期値でもある)より小さな値に設定されてい る。時刻 t O において、チャネルA、Bからバス使用要 求が出ると、タイマAはカウントアップを開始する。時 刻t1においてバスが使用可能状態になったとする。こ の時タイマTAの値Ta1とレジスタRBの値TbRの 大小関係は、Ta1>TbRであるので、バス調停装置 はリアルタイム性の高いチャネルAに対してバスの使用 許可を発行し、タイマTaを初期値Tamin にリセット する。一方、リアルタイム性の必要性が低いチャネルB のレジスタRBは設定値TbRのままである。

【0024】更に、チャネルBにバスの使用許可が出な

いうちに、時刻 t 2においてチャネルAから再度バスの 使用要求がありタイマTAがカウントアップを開始し、 時刻t3においてバスが使用可能状態になったとする。 時刻 t 3 におけるタイマTAの値T a 3 とレジスタRB の値TbRの大小関係は、Ta3>TbRであり、従来 方式を用いた図4に示した場合と異なり大小関係が逆転 することがない。従って、リアルタイム性の必要性が高 いチャネルAにバスの使用許可が発行される。

【0025】また、レジスタRBの代わりに、リアルタ イム性の必要性が高いチャネルAのタイマTAの初期値 10 Tamin よりも小さな値TbRでカウントアップがスト ップするような図6に示すタイマTBを用いても同じ結 果を得ることができることは勿論である。

#### [0026]

【実施例】次に、本発明に係るデータ処理プロセッサの 具体的な実施例につき、添付図面を参照しながら以下詳 細に説明する。

【0027】<実施例1>図1は、本発明に係るデータ 処理プロセッサの一実施例を示すプロック図である。図 1において、参照符号1は画像データを処理するデータ 20 処理プロセッサであり、以下、画像処理プロセッサと呼 ぶ。この画像処理プロセッサ1は、ホストCPUとのイ ンターフェース (CPU I/F) 部3と、スーパーイ ンポーズでテレビ画面上に番組ガイドなどを表示する機 能であるオンスクリーンディスプレイ(OSD)処理及 び2次元グラフィック演算(ライン描画、ビットプリッ ト演算)を行なうイメージプロセッシング部2と、外部 のMPEG A/VデコーダからのMPEG入力画像や NTSC/PALデコーダからの外部入力画像のキャプ チャを行うビデオ入力部4と、画像を合成して外部のN 30 TSC/PALエンコーダへ出力する表示部5と、画像 処理プロセッサに接続するSDRAM6とのメモリイン ターフェース部7から構成される。

【0028】メモリインターフェース部7は、上記4つ のチャネル (イメージプロセッシング部2、ホストCP Uインターフェース部3、ビデオ入力部4、及び表示部 5) からのバスアクセス要求すなわちバス使用要求を調 停するバス調停部8と、画像処理データを格納するSD RAM6と制御信号31、アドレス32、データ33を やり取りするメモリコントロール部9から構成される。

【0029】バス調停部8は、表示部5がバス使用要求 を行わない期間、すなわちブラウン管(CRT)や液晶 などの表示装置のブランキング期間にSDRAM6のリ フレッシュ動作を行うために、アクセス頻度制御部(以 下、単に「制御部」と呼ぶ) 12から入力されるアクセ ス頻度制御信号26の値に従ってバス使用要求信号25 を発行するリフレッシュ動作要求部13と、上記4つの チャネルとリフレッシュ動作要求部13ごとに対応する タイマ16, 17, 18及びレジスタ14, 15の値を 制御する制御部12と、タイマ16,17,18及びレ 50 ジスタ14,15の値を比較し、最も小さい値を持つチ ャネルをバス使用チャネルとして選択するアクセスセレ クタ部10と、アクセスセレクタ部10で選択されたチ

ャネルにバスの使用許可を出し、許可したチャネルに対 応するデータの転送を、データ転送ライン37,38, 39,40を介して行うデータセレクタ部11とから構

成される。

【0030】ここで、CPU I/F部からのデータ転 送モード制御信号27は、タイマ16,17,18の各 初期値と、レジスタ14,15の各値の設定を行うため の信号であり、ホストCPUからの要求に従い各値を設 定する。また、表示部5から発行されリフレッシュ動作 要求部18に入力される表示期間信号28は、表示装置 のプランキング期間にSDRAM6のリフレッシュ動作 を実行するための信号であり、表示期間とブランキング 期間で値が反転するという動作をする。

【0031】ここで、表示部5がバス使用要求を行わな い期間 (ブランキング時間) と上記SDRAM6のリフ レッシュ動作に必要な時間と、の関係を簡単に説明す

【0032】SDRAM6はその性質上、一定期間に一 定回数以上のリフレッシュ動作を行う必要がある。表示 部は最もリアルタイム処理の必要性が高いチャネルであ り、表示期間中は他のチャネルにSDRAMへのアクセ スを行って欲しくない。そこで、ブランキング期間にリ フレッシュ動作を行うことが望ましい。表示期間とブラ ンキング期間は交互に訪れ、表示期間とブランキング期 間を足した値よりも、リフレッシュ動作を完了させねば ならない期間が長い。よって、ブランキング期間内でリ フレッシュ動作を完了させれば良い。

【0033】ビデオ入力部4、表示部5、リフレッシュ 動作要求部13からバス使用要求信号23、24、25 が発行されると、制御部12からのアクセス頻度制御信 号26によりセットされた値、すなわちバス獲得待ち許 容時間を初期値としてタイマ16,17,18がカウン トダウンを開始する。

【0034】 CPU I/F部3、イメージプロセッシ ング部2からのバス使用要求信号21,22に対して は、制御部12からのアクセス頻度制御信号26により レジスタ14、15にそれぞれ異なる値がセットされ る。このとき、レジスタ14,15の値は、すべてのタ イマ16,17,18の最大値より大きな値を設定す る。バス使用許可信号29がメモリコントロール部9か ら、アクセスセレクタ部10に送られると、バス使用要 求状態の全てのタイマ16,17,18とレジスタ1 4, 15各値を比較し、最も小さい値のチャネルにバス 使用許可がおりる。そして、アクセスセレクタ部10か らは、データセレクタ部11とメモリコントロール部9 へそれぞれ使用許可チャネル通知信号30,34が出力 される。

-5-

10

【0035】なお、調停時に最も小さい値のタイマ値及 びレジスタ値が複数生じた場合は、初期値が最も小さい タイマ16,17,18を持つチャネルにバスの使用許 可がおりる。

【0036】また、レジスタ14,15の値を、タイマ16,17,18の最大値よりも大きな値に設定した場合は、レジスタ値とタイマ値が同じ値になることはない。この場合は、タイマ値のみが同じ値かつ最も小さい値になる可能性がある。

【0037】一方、レジスタ14,15の値を、タイマ 1016,17,18の最大値よりも小さな値に設定した場合は、レジスタ値14,15とタイマ値が同じ値になることがある。この場合は、レジスタ値14,15のどちらかとタイマ値が同じ値かつ最も小さな値になる可能性がある。これは、タイマ値はカウントダウンしていくことから、タイマの初期値がレジスタ値より大きく設定された場合は、タイマ値とレジスタ値が同じ値になることは明らかである。

【0038】どのタイマの初期値が最も小さいかは、タイマの初期値をレジスタに格納していることからわかる。

【0039】バスの使用許可がおりたチャネルがタイマを持つ場合は、そのタイマの値が初期値にクリアされる。バス使用要求状態で、しかも未だバスの使用許可が下りていないチャネルのタイマは、カウントダウンを続行する。アクセスを許可されたチャネルはデータセレクタ部11からのデータイネーブル信号35に従い、データ転送ライン37,38,39,40に接続されたいずれかの許可されたチャネルのデータの入出力を行う。データ転送ラインからデータセレクタ部11に転送されてきた許可されたチャネルのデータと、SDRAM6との間のデータの入出力は、内部データバス36、メモリコントロール部9、データバス31を介して行われる。

【0040】上記動作において、リアルタイム処理の必要性が高いチャネルにはタイマ16,17,18を設け、リアルタイム処理の必要性が低いチャネルにはレジスタ14,15を設け、レジスタ14,15の値にすべてのタイマ16,17,18の最大値より大きな値を設定することで、リアルタイム処理の必要性が高いチャネルの使用要求中には、リアルタイム処理の必要性が低いチャネルにバスの使用を許可しないように動作させることができる。

【0041】また、本実施例の構成は、各チャネルがバス調停装置からのバスの使用許可を得ると、バスへのデータ転送はバス調停装置内のデータセレクタ部11、内部データバス36、メモリコントロール部9を介してデータバス31に接続される構成としてデータ転送ライン37~40の占有面積が小さくなるようにしたが、バスの使用許可を得たら各チャネルがデータバスに直接データ転送することができるように、図3に示した従来例の

よう、チャネルのデータ転送ラインがデータバスとに直 接接続される構成としてもよい。

【0042】<実施例2>図2は、本発明に係るデータ処理プロセッサの別の実施例を示すブロック図であり、画像データを処理する画像処理プロセサである。なお、図2において、前記実施例の図1で示した構成部分と同じ部分には同じ参照符号を付してその詳細な説明は省略する。すなわち、本実施例では、イメージプロセッシング部2、CPU I/F部3に対して、レジスタの代わりにそれぞれタイマ19,20を設けている点が前記実施例と相違する。

【0043】タイマ19、20は、イメージプロセッシングぶ2およびバス使用要求信号21,22が発行されると、制御部12からのアクセス頻度制御信号26によりセットされた値(バス獲得待ち許容時間)を初期値としてタイマ19,20がカウントダウンを開始しする。【0044】上記動作において、リアルタイム処理の必要性が低いチャネル(CPU I/F部、イメージプロセッシング部)に対するタイマ19,20の初期値を、リアルタイム処理の必要性が高いチャネルのタイマ16,17,18の初期値の最大値よりも高い値に設定し、かつ、リアルタイム処理の必要性が低いチャネルに対するタイマ19,20のカウントダウンをリアルタイム処理の必要性が高いチャネルのタイマ16,17,18の内の最大の初期値手前でストップさせる機能を設ける。

【0045】この機能を実現するためには、例えば、リアルタイム処理の必要性が高いチャネルのタイマ16,17,18の初期値の最大値とリアルタイム処理の必要性が低いチャネルのタイマ値19,20を毎クロック毎に比較するように構成すればよい。

【0046】このように構成することにより、リアルタイム処理の必要性が高いチャネルの使用要求中には、リアルタイム処理の必要性が低いチャネルにバスの使用を許可しないように動作させることができる。

【0047】以上、本発明の好適な実施例について説明したが、本発明は前記実施例に限定されることなく、本発明の精神を逸脱しない範囲内において種種の設計変更をなし得ることは勿論である。例えば、実施例ではカウントダウン動作するタイマを用いた場合について説明したが、カウントアップ動作するタイマを用いても同様なバス調停動作を行わせることが可能であることは云うまでもない。また、画像処理プロセッサを例にリアルタイム処理の必要性の高低の相違がある場合に関してのバス調停の実施例を説明したが、データ処理の優先度に高低がある場合のデータ処理プロセッサにおけるバス調停装置に対しても同様に適用できることは勿論である。

#### [0048]

【発明の効果】前述した実施例から明らかなように、本 発明に係るデータ処理プロセッサによれば、リアルタイ

50

12

ム処理の必要性(または優先度)が高いチャネルの使用 要求中には、リアルタイム処理の必要性(または優先 度)が低いチャネルにバスの使用を許可しないように動 作させることができる。また、タイマ及びレジスタの初 期値を任意に変化させることが出来るため、データ転送

11

#### 【図面の簡単な説明】

の優先度を簡易に変えることができる。

【図1】本発明に係るデータ処理プロセッサの一実施例 を示すブロック図である。

【図2】本発明に係るデータ処理プロセッサの別の実施 *10* 例を示すブロック図である。

【図3】従来のバス調停装置を示すブロック図である。

【図4】従来のバス調停装置におけるタイマ動作のタイミングの一例を説明する図である。

【図5】本発明に係るデータ処理プロセッサのバス調停 装置に設けるカウントダウン動作するタイマとレジスタ のタイミングの一例を示す図である。

【図6】本発明に係るデータ処理プロセッサのバス調停 装置に設けるカウントアップ動作するタイマとレジスタ のタイミングの一例を示す図である。

#### 【符号の説明】

1…画像処理プロセッサ、2…イメージプロセッシング 部、3…ホストCPUとのインターフェース(CPU I/F) 部、4…ビデオ入力部、5…表示部、6…シン クロナスDRAM (SDRAM) 、 7…メモリインター フェース部、8…バス調停装置、9…メモリコントロー ル部、10…アクセスセレクタ部、11…データセレク タ部、12…アクセス頻度制御部(制御部)、13…リ フレッシュ動作要求信号発生部、14,15…レジス タ、16~20…タイマ、21~25…バス使用要求信 号、26…アクセス頻度制御信号、27…データ転送モ ード制御信号、28…表示期間信号、29…バス使用許 可信号、30…使用許可チャネル通知信号、31…デー タバス、32…SDRAアドレス信号、33…SDRA Mの制御信号、34…使用許可チャネル通知信号、35 …データイネーブル信号、36…内部データバス、37 ~40…データ転送ライン。

【図1】

图1


31 32 23 BRESETOLY

JOHNSON MISCHAL

JOH

【図2】

図2



#### フロントページの続き

#### (72) 発明者 長谷 昌

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所システムLSI開発セン タ内

#### (72) 発明者 大和 哲也

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所システムLSI開発セン タ内

#### (72) 発明者 杉田 憲彦

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体グループ内

Fターム(参考) 5B060 CA10 CD13 CD14 5B061 BB16 BC06 RR03 RR06